職位描述：
1.參與芯片的Specification和Architecture的制定；
2.參與模擬和混合信號IC電路Bandgap/LDO/OSC/PLL/Serdes等的設(shè)計和仿真；
3.制定芯片的測試計劃，并在流片后配合芯片測試；
4.負責(zé)芯片設(shè)計過程中相關(guān)設(shè)計文檔的寫作。
職責(zé)要求：
1.碩士或以上學(xué)歷，電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè)；
2.熟悉模擬和混合信號IC電路(Bandgap/LDO/OSC/PLL/Serdes)的設(shè)計和仿真;
3.熟悉CMOS工藝模擬集成電路設(shè)計、流片和測試流程，有流片和測試經(jīng)驗者優(yōu)先；
4.熟練運用Cadence Virtuoso和Spectre、Hspice等設(shè)計軟件；
5.熟悉Layout Guide,能指導(dǎo)版圖工程師進行電路版圖設(shè)計；
6.具有深亞微米電路設(shè)計經(jīng)驗；
7.良好英語溝通能力，團隊合作。